# SEM プローバによるトランジスタ C-V 測定 Capacitor-Voltage Test using a SEM-Prober

井上閑山 リチャードストールカップ L.C. チャング\* 長岡誠\*\* 佐久間善信\*\* 野久尾毅\*\*\* K. Inoue R.E. Stallcup II L.C. Chng M. Nagaoka Y. Sakuma T. Nokuo

Zyvex Instruments L.L.C., 1321 North Plano Road, Richardson, Texas, 75081, USA \* CALTRON PTE Ltd, 9 Kallang Place #01-09, SINGAPORE 339154 \*\*ティアテック,東京都台東区小島2-19-12ティアテックビル \*\*\* 日本電子,東京都昭島市武蔵野 3 丁目 1 番 2 号

- 要約: ムーアの法則に従がってデバイスのスケールダウンが進む IC インダストリーであるが、その一方でソフトエラ ー障害やノンビジュアル欠陥が加速度的なレートで増えており、デバイス故障解析コミュニティに大きなチャ レンジとして圧し掛かってきている。デバイスの縮小化が進むにつれ、ビットセルエラーが加速度的なレート で増えている。近年 SEM 内で4本、6本、ないしは8本の探針を持つプローバを用いてダイ上のこれらのトラ ンジスタの特性を測定する SEM プローバが登場し多くの FA ラボで使われるようなった。これは、殆どのメモ リーシステムのエラーがシングルビットエラーであるため、欠陥が検出された場合、そのセルを構成する個々 のトランジスタの特性(Vt Curve, Id-Vd Family Curves など)を得ることでデバイスの不具合を評価する為の ものである。しかし、Interface Trapped Charge やドーピングが原因で起こる欠陥を調べる上ではこれらの評 価方法だけではしばしば不十分である。従って、酸化膜や界面準位の不具合などを知る上で用いられる C-V 測定が有効であると考えられる。今回のレポートでは、インテル 45nm のデバイスを Zyvex の sProber とケ ースレー4200-CVU により得られた C-V 特性の結果を報告する。
- Abstract: While the technology of devices continuously progresses, as governed by Moore's Law, the non-visual fails have become an ever present complication in the IC industry. As the device size scales down, bit cell errors are increasing rapidly. Recently, probers employing 4, 6 or 8 probes, inside a SEM have been introduced to characterize the failed transistors on a die and are used in many failure analysis labs. This use is due to the fact that the most of memory cell failure is a single bit error, and when a failed device is observed, the Vt curves and Id-Vd family of curves are extracted from the individual transistors consisting of the failed bit to understand the failure mechanism. However, the bit cell error caused by interface trapped charges or doping error may not be thoroughly analyzed using those standard probing techniques. Hence, C-V measurements that are capable of studying oxide layers, interfaced traps, and charge carrier densities, are considered as an appropriate tool. In this communication, we report the results of Intel 45nm devices characterized by Zyvex sProber and Keithley 4200-CVU.

キーワード: C-V 測定、SEM プローバ、欠陥診断、電気特性評価、シングルビットエラー Keywords: C-V measurements, SEM Prober, failure analysis, electrical characaterization, single bit error

### 1. まえがき

昨今、マイクロプロセッサ内のメモリキャッシュ は殆どの高度なマイクロプロセッサデザインでは スタンダードな機能となっている。また、標準的 なそれらのチップではその約半分のエリアをビ ットセルからなるメモリキャッシュが占めるに至っ ている。しかし、デバイスの縮小化が進むにつ れ、ビットセルエラーが加速度的なレートで増え ている。殆どのメモリーシステムのエラーはシン グルビットエラーであるが、シングルビットは通常 6 つのトランジスタから構成されている。近年、 SEM 内で4本、6本、ないしは8本の探針を持 つプローバを用いてダイ上のこれらのトランジス タの特性を測定する SEM プローバが登場し米 国や台湾などの FA ラボではスタンダードな IC 欠陥解析システムになっている。

ビットセルの欠陥が検出された場合、SEM プ ローバを用いてそのセルを構成する個々のトラ ンジスタの特性(Vt Curve, Id-Vd Family Curves など)を得ることでデバイスの不具合を評価する 為のものであるが、インターフェース・トラップド・ チャージ(Interface Trapped Charge)やドーピン グが原因で起こる欠陥を調べる上ではこれらの 評価方法だけではしばしば不十分である。因っ て、これらのノンビジュアル・フェールを解析する 方法として C-V 特性評価が有効であると考えら れる。C-V 特性評価は界面準位や酸化膜の不 具合、また可動イオンの密度などを知る上で大 変有効であるため、ソフトエラーやノンビジュア ルエラーの原因を解明するカギになると思われ

連絡担当著者 E-mail:kinoue@zyvex.com

る。今回の実験では、インテル 45nm ノードの SRAM ビットセルを Zyvex の4 探針型 sProber とケースレー4200-CVU を用いて測定した結果 を報告する。

## 2. サンプルと測定機器

### 2.1 サンプル

今回のテストでは、インテル<sup>TM</sup>Penryn デュア ル・コア プロセッサ(Dual Core Processor)45nm を使用した。プロセッサーは小売のエレクトロニ クス・ストアーから購入したものを慎重にディパッ キング(de-packaging)した後、硝酸とコロイダル・ シリカを一層ごとに交互に使ってコンタクトレベ ルまで研磨し、最後に1パーセントのフッ化水素 酸で化学研磨した。仕上げに純水とイソプロペ ノールアルコールで完全に洗浄し、これをアルミ の SEM 試料ホルダに取付けサンプルの準備を 完了した。

#### 2.2 測定システムの詳細

Zvvex 社の sProber<sup>™</sup>は 4 台のポジショナー と試料台(センター・ステージ)を持つ取り付け 取り外し可能なプローバ・ユニットと Keithley 4200 パラメトリック・アナライザ、in-situ で行うア ンチ・コンタミネーション・システム、それにシス テムを総括するカスタム・ソフトウェアを装備した Zyvex 社のエントリーレベルのモデルである。4 台のポジショナーはそれぞれが x,y,z 方向に 12mm の動作範囲を持つ粗動作モードと精密 なナノ・プロービングの為のファイン・モードが設 定されている。粗動作モードは 0.1 ミクロンの分 解能であるのに対しファイン・モードは 5nm 以 下の分解能を誇り、32nm のデバイスにも対応 するよう動作のスムースさも改善された高性能シ ステムである。sProber<sup>™</sup>のセンター・ステージは プローバ・ユニットの中心に位置し、4 台のポジ ショナーとは独立してz軸方向に 0.1 ミクロン

の分解能で 13mm の動作範囲で上下することが可能である。

ケースレー4200-CVU は高度な CV アップリ ケーションに対応するコンプリート CV 測定シス テムである。このユニットはフォース用端子とセ ンス用端子を各 2 つ備えており、4 点電気特性 測定に類似した要領で 2 本のフォースラインか ら指定した電圧を加えならがセンスラインでデバ イスの反応を 10fF 以下の精度での測定を可能 にしている。2 本のフォースラインは一方をハイ フォース、もう一方をローフォースを呼び分けて いる。また、センスラインもハイセンスとローセン スとされているが、これらは便宜上の名でありハ イとローのファンクションに違いはない。

2 端子あるフォースラインは指定したラインに DC 電圧を一定またはスイープで加えながら 10kHz から 10MHz のレンジで指定した周波数 の AC 電圧を同時にもう一方のラインまたは同 ーのラインに掛けることが出来る。つまり、例え ば半導体デバイスのゲートとドレイン間の C-V 測定をする場合、ゲートを DC 電圧でスイープし てデバイスをオン・オフしながら同時に AC 電圧 をゲートないしはドレインに加えて測定すること も可能である。尚、測定可能な換算膜厚 (Equivalent Oxide Thickness) とゲート酸化膜厚 はそれぞれサブナノメートルから数百ナノメート ルと数ナノメートルから数百ナノメートルとなり、 抵抗値とインダクタンスのリミットはそれぞれ 0.1Ω以下から100 MΩと1nH以下から10mHと スペックアウトされている。また、コンタミネーショ ン密度の測定リミットは 5x10<sup>9</sup>/cm2 から 1x 10<sup>13</sup>/cm2 までとされているが、これらのスペック データは最大電圧、デバイスのサイズ、また酸 化膜の厚さに左右されることは想像に難くない。

# 3. システム・オペレーション

### 3.1 アンチコンタミネーション・システム

Zyvex 社独自のプロセスにより作られたハイ・ テーパーアングルの 4 本のプローブを sProber<sup>TM</sup> に取り付けた後、SEM イメージング中 のサンプルにおけるコンタミネーション(EBID)を 避けるため、プロービングの前に SEM 真空内 でダウン・ストリーム・プラズマ・アッシャーを使っ てサンプル上の大部分のハイドロ・カーボンを取 り除いた。ハイドロ・カーボンは電子ビームに照 射されると電気的に絶縁のダイヤモンドと同様 の 4 面体炭素構造を築くため、一度構成される と電気接触が不可能になる。ダウン・ストリーム・ プラズマ・クリーニングはこれを回避する為のも ので、このプロセスは SEM を用いるプロセスの 難点である「ブラック・ボックス」問題の解決法と して知られている [1]。また、このクリーニング・プ ロセスは全て SEM 内で行われるため、クリーニ ング後に真空を壊すことなくプロービング作業 に移行できるので、プローブとサンプルの電気 的な接触抵抗を長時間に渡り低く抑えることが 可能である。

#### 3.2 SEM プローバ・システム

SEM 真空内でのサンプルクリーニングの後、 ジョイスティックを使用して 4 本のプローブを測 定するデバイスの上に移動し全てのプローブの 先端を同じ高さに調整した後、試料表面がプロ ーブ先端から下に5マイクロメートル位の高さに なるようにサンプルステージを持ち上げた。続い て実際の測定に使用する 2 本のプローブのみ をファインモードでサンプルの表面へ軽くタッチ ダウンした後、少しだけ持ち上げた状態でスタン バイした。これはピエゾクリスタル特有のドリフト を考慮してのことである。2本のプローブのみを 必要とする測定に4本のプローブを用いサンプ ル近くまで移動させたのはプローブによる電子 ビームへの影響を均一に保つためである。また タッチダウンの際、先端半径が数十ナノメートル のプローブはとてもデリケートであるため、プロ ーブ先端とサンプルの急激な接触または接触 後の過剰な押さえ込みを避ける必要がある。フ ァインモードではプローブの降下スピードは十 分制御されているためタッチダウン時のプロー ブへのダメージの心配は無いが、接触後の過 剰な押さえ込みはプローブ先端または試料を傷 める原因になる。



図1. システムセットアップのダイアグラム

これを避ける方法として、オペレータはプローブ 先端の"伸び"の観察をすることでタッチダウンし たのを確認することが出来る[2]。また、これによ り適度な接触圧に調整することが可能であり、実 際の測定時のプローブ先端とサンプルコンタクト の電気的接触も同じ要領で行われた。尚、デー タ取得時は SEM の電子ビームによる帯電の影 響を避けるためビームを遮蔽した。

### 3.3 パラメトリック・アナライザー

データはケースレー4200-CVUアナライザとケ ースレーの C-V ソフトウエアをバーチャル・ネッ トワーク・コンピューティング(VNC)を介してマニ ピュレーターのコンピューター上で使用すること で得られた。今回の試験は、コンタクトサイズが 比較的小さかったこともあり、図 1 に示すように ハイフォースとハイセンスまたローフォースとロー センスを SEM 内の sProber 上でそれぞれ T-接 続して 2 本のプローブのみで行なわれた。また、 4 本あるケーブルのシールドも同様に sProber 上のポジショナ間でグラウンドされた。これは2 重同軸ケーブルのシールドが C-V 測定におい てその測定回路の一部になってしまうのを防ぐ ためであるが、グラウンディング用のケーブルが 長いループの場合それ自体がインダクタンス効 果を発生してしまい測定結果に誤差を与えるの でケーブルは物理的に短いほうが理想的である。 また、その誤差は周波数が高くなるに従って増 加するので配慮が必要である。

### 4. 測定と結果

#### 4.1 測定パラメータとコレクション

テストにはケースレー4200-CVUに予めプログ ラムされている C-V 測定ソフトをテストパラメータ の変更のみでそのまま使用した。表 1 に使用し たパラメータを示す。AC 電圧値は 100mV RMS が測定したキャパシタンス域でのシステムの最 大値であった。また、このコミュニケーションで報 告する測定結果は全て 1 MHz の周波数で得ら れたものであるが、他の周波数域でも似た測定 が可能であった。

はじめに、測定に使う2本のプローブをセクシ

ション 3.1 で説明したようにファインモードでサン プルの表面へ一度軽くタッチダウンした後、少し だけ持ち上げて滞空状態でスタンバイした後、 測定エラーコレクションを行った。測定前に行う このエラーコレクションにはショートコレクション、 オープンコレクション、ロードコレクション、またケ ーブルコレクションの 4 つのカテゴリーがあるが、 今回のように 10pF 以下の小さなキャパシタンス を測定する場合オープンコレクションを行う必要 がある。ロードコレクションとケーブルコレクション はキャパシタンスのサイズに関係なく行うコレク ションである。

DC 電圧	Various Sweep
AC 電圧	100mV RMS
周波数	1 MHz
スイープディレイ	2秒
ホールドタイム	5秒

オープンコレクションは T に接続されたハイフォ ースとハイセンスのハイサイドのプローブとローフ オースとローセンスから成るローサイドのプローブ をサンプル表面から 100 ナノメートル位の近い所 でプローブの先端が接触しないオープンの状態 でベースラインのキャパシタンスノイズを測り実際 の測定時に自動的に修正するファンクションであ る。ロードコレクションとケーブルコレクションはそ れぞれゲインエラーコレクションファンクションとフ ェーズシフトコレクションファンクションである。測定 するキャパシタンスの容量によりゲインエラーは変 化する。ロードコレクションは既知のスタンダードロ ードを用いてここで発生するゲインエラーとデバイ スロードとスタンダードロードの比率からデバイス 測定時に発生するゲインエラーを計算し自動的に 修正を加えるファンクションである。ケーブルコレク ションはケーブルを介して伝達されることで起こる シグナルディレイによるフェーズオフセットをケー ブルの長さをインプットすることで計算し自動的に 修正するものであるが、測定周波数が高くな

るに従って得られるデータがフェーズオフセットに 対し敏感になるためこのコレクションは非常に重要 である。また、シグナルの伝達スピードはケーブル によって違うためメーカが提供するケーブルでは ないものの使用は避けたほうが賢明であると思わ れる。以下の式にショート、オープン、ロードコレク ションがインピーダンスに与える影響の関係を示 す。



#### 4.2 測定結果

今回の試験では、インテル<sup>™</sup>Penryn デュア ル・コア プロセッサ 45nm SRAMデバイスの Pmos (ロード)とNmos (ドライバ) のC-V特性を DC、AC電圧の接続のコンフィギュレーションを 変えながら測定した。





図 2.2 本のタングステン製プローブを 45nmSRAMのDUT を金属 0 層で接触させたSEM画像 100,000x (a) Pmos (ロ ード) (b) Nmos (ドライバ)

図 2 の a と b はそれぞれ Pmos と Nmos トランジス タを 2 本のプローブを用いて測定している SEM 像である。

PmosとNmosのデバイス共にDCとAC両方の 電圧をゲートだけに、DCをゲートに ACをドレイン に、逆に DC をドレインに AC をゲートに、最後に DCとACの両方をドレインだけにの順で加えて4 通りの測定を行った。図3にそれぞれの測定結果 をまとめてグラフにした。ノイズレベルが全ての測 定でほぼ 0.1fF であり-1.2V DC でのキャパシタン スの最大値でも 1.0fF 程度である。また、ここで明 らかなのはアキュミュレーションとインバージョンが DC 電圧をゲートに加えるかドレインに加えるかで 入れ替わっていることである。言い換えると、デバ イスがオンの状態になっている時にキャパシタンス はアキュミュレーション状態になりオフの時はイン バージョンと言うことである。Pmos と Nmos ではオ ン・オフになる DC 電圧がひっくり返るので当然 C-V のグラフも Pmos と Nmos ではプラスとマイナス がひっくり返った形になる。これは測定の一貫性 を同時に示している。これらの結果はデバイスが オフにある DC 電圧値からスイープしはじめオン 状態で終わるように測定されたものである。



図 3. インテル<sup>™</sup>Penryn 45nmデバイスの (A) Pmos (ロード) (B) Nmos (ドライバ)のそれぞれに直流と交流の電圧を ゲートだけに、ゲートとドレインに、ドレインとゲートに、最後 にドレインだけにの順で加えて測定した結果



今回の測定は正常なデバイスのみであったが、 もし欠陥デバイスの解析時に極端なキャパシタ ンス値が検出されたならフェールの原因究明に なる。例えばゲートのサイズと k-コンスタントが 分かっている場合、それらを使って酸化膜厚を 計算することができる。また、キャパシタンスと電 圧の関係から欠陥デバイスの可動イオン密度な どを探ることも可能となる。この度の報告はデバ イスのデザイン上の情報の欠如から C-V データ だけに留まったが、それらの情報を持ち合わせ ていれば他の様々な情報をキャパシタンス測定 より得ることが可能になるであろう。

### 5. まとめ

この度の試験では、現時点までは非常に難しい と思われていたコンタクトレベルでのデバイスの C-V 特性を 45 ナノメートル・ノードの SRAM デバイ スの個々のトランジスタで得ることに成功した。最 新の 45 nm や 32 nm ノードのデバイスでは、ハー ドエラーとは別にソフトエラーの発生頻度が著しく 増えている。インターフェース・トラップド・チャージ やドーピングが原因で起こるこれら非恒久的なエ ラーはランダムに起こりえるほか、ユニークな条件 でしか検出されないなどエラーの原因を究明する のが困難である。C-V 特性評価は酸化膜や界面 準位の不具合、また可動イオンの密度などを知る 上で大変有効であるため、これらのソフトエラーを 解明するにも適切であると思われる。また、欠陥ト ランジスタの特性を知るだけでなく、原因を明らか にすることは分析の成功率を向上し、牽いてはデ バイスの信頼性の改善にも貢献するものと思われ る。

# 6. 謝辞

この度、ケースレーの 4200-CVU を用いて行 った C-V 試験に置いてシステムをお貸し頂きま た貴重なご意見ご指導を頂いたケースレー社 (オハイオ州)のテクノロジストの方々に感謝致し ます。

# 7. 参考文献

1. R. Vane and R. E. Stallcup II, "Extending transistor probing time in scanning electron microscopes and focused ion beams with Evactron cleaning" in SCANNING 2005, edited by R. P. Becher, Proceedings of SCANNING 2005, Monterey, Calif., USA, Vol. 27Num. 2, pp. 106-107.

 Bit Cell Stability Testing Using an Encoded 8 Positioner SEM Nanoprobing System R. Stallcup, Z. Cross, K. Inoue, W. James. P. Ngo, Proc. of LSI Testing Symposium, p.281-286 (2007).

```
連絡先
```

所属機関名 Zyvex Instruments, LLC. 所属機関所在地 1321 North Plano Road Richardson, Texas 75081 U.S.A.

連絡先氏名	井上 閑山
電話・ファクス	972-792-1619•972-235-7882
電子メール	kinoue@zyvex.com

(製品機種・説明)

所属機関名	株式会社ティアテック
所属機関所在地	〒111-0056
東京都台東区小島	島 2-19-12 ティアテックビル
連絡先氏名	大津 光
電話・ファクス	03-5823-5323•03-5823-5324
電子メール	otsu@tiatech.com